全局快门芯片：常峻淞博士

20年刚进组时，课题组已有了世界上像素规模领先的成像芯片，极高的像素密度意味着极高的分辨率上限，但也就意味着图像数据的采集不可能在非常短的时间内实现。由于采用卷帘时序，在实际应用中无论是来自平台的震动还是拍摄目标的高速运动，都会引起图像模糊的问题，业界对此的解决办法大多是改用全局快门的像元架构：在像元内增加无光响应的第二存储节点，原先的第一存储节点感光后，所有像元同时将信号转移至第二存储节点，相当于把图像信息定格下来，随后的信号逐行读出便不受外界干扰。

为我们的像元增加全局快门结构便是贯穿我读博生涯的一项重要工作，通过业界与学界的系统调研，我发现由于新增了结构，为保持像素性能，全局快门器件的尺寸通常在3μm以上，因此若采用常规的全局快门结构，我们的成像芯片分辨率将大幅下降，除非从器件与工艺层面进行底层创新。

于是，便开启了一轮又一轮的头脑风暴，也就是在这个阶段，我发现原来小小的器件也能玩出各种“花活”（甚至一度和同学讨论反相器的更简单构型，只不过后面失败了），我们提出的各种器件结构，包括但不仅限于三维垂直方向第二存储节点，SOI开关管等。

然而有的方案虽然可以实现全局快门功能，甚至核心指标全局快门效率还很高，但是器件个别性能并不好，我们追求的是能真正在实际场景中用起来，木桶的短板至关重要，因此这样的方案在器件仿真后就进了“人才库”，另外有些方案虽然通过了“一面”，却由于其工艺条件的苛刻，在我们与Fab资深工程师沟通后，也被打上了“未来可期”的标签。我深刻感受到，一个新的器件方案要想真正落地，需要走过漫长的道路。

虽然器件方案被一个个否定，但这个过程中并非一无所获，我们熟悉了整套工艺流程，了解了工艺难点，拿出的方案不再是天马行空，并最终得到了多方认可。我们通过现有掩模版的巧妙设计，仅在微小的工艺变动下，便赋予了VPS器件全局快门的功能，设计了目前世界上像元尺寸最小的全局快门器件结构，在每一层版图的绘制上，我们都充分结合光学、电学以及工艺窗口进行了优化设计，并完成了投片。

然而真正的考验是在流片开始后，因为涉及中间工艺的变动，即便很微小，但也会影响到整个flow，我们每隔几天便会出差去Fab线下讨论，讨论结构的Pirun量测数据，讨论工艺上看到的defect，讨论WAT的测试结果，任何细微的问题都会被严谨对待，经过了一年多的流片开发，最终我们攻克了关键结构的制造。

拿到流片回来的晶圆后我的心情充满着激动与忐忑，一方面它凝聚了太多的心血，我们也等待了太长的时间，另一方面担心认知的局限会导致设计出来的器件变成砖头，因为科研中总会有各种各样没考虑到的问题。但当真正看到器件光电测试表征曲线的时候，一切尘埃落定，此时没有反复debug以及器件制造迭代的常规剧本，有的却是我们通过仅一轮流片就做成了这个器件的喜悦，当然，我们深知器件的持续优化过程道阻且长。

我意识到，之前设计的严谨、论证的严谨、制造的严谨都构成了这次成功的必要因素，而另一部分因素来自于，永不给自己设限，无论是思维上还是学习上，以及敢于挑战权威的心。